Einträge im Electronic Parts Catalog von Tesla weisen auf einen neuen Full-Self-Driving-Computer mit der Bezeichnung Hardware 4.5 hin, der offenbar kurz vor der Einführung steht – oder bereits im Einsatz ist. Trotz des nach einer kleinen Verbesserung klingenden Namens könnte die Änderung einen deutlichen Zuwachs an Rechenleistung gegenüber früheren HW4-Versionen bedeuten.
Was der EPC zeigt
Spotter Todd deRego fand den neuen Eintrag im offiziellen Katalog von Tesla mit den folgenden Details:
- Teil: AUTOCOMPUTER - LINKSLENKER - VORGESEHEN - HARDWARE 4.5
- Teilenummer: 2261336-S2-A
- Preis: $2,300.00
Die Preisgestaltung entspricht anderen im EPC gezeigten FSD-Computern und deutet darauf hin, dass es sich eher um ein Ersatz- oder überarbeitetes Teil als um ein eigenständiges Nachrüstangebot handelt.
Die 3-SoC-Theorie
Der langjährige Tesla-Firmware-Forscher Green hat bemerkt , dass Teslas Software schon seit einiger Zeit auf eine Drei-SoC-(System-on-Chip)-Konfiguration Bezug nimmt, obwohl er diese Einheiten bisher noch nicht direkt untersucht hat. Historisch gesehen nutzten Teslas FSD-Computer (HW3 und HW4) zwei SoCs für Redundanz, wobei jeder Chip die Fahrszene parallel verarbeitete. Wenn HW4.5 eine Drei-SoC-Architektur übernimmt, könnte sie Fähigkeiten freischalten, die das aktuelle Dual-SoC-HW4 nicht unterstützen kann.
Warum drei Chips?
Zunächst kann mehr Silizium einen höheren Durchsatz liefern und damit größere und komplexere Inferenzmodelle ermöglichen. Da FSD v14 und andere kommende Netze in der Parameterzahl wachsen, benötigen sie zusätzlichen Speicher und Rechenleistung, um effizient zu laufen. Ein Drei-SoC-Design würde es Tesla ermöglichen, die Arbeitslast zu verteilen, um größere, leistungsfähigere neuronale Netze zu verarbeiten, ohne standardmäßiges HW4 zu überfordern.
Außerdem eröffnet es neue Optionen für die Fehlertoleranz. Mit nur zwei Chips erzwingt eine Uneinigkeit ein Dilemma und kann dazu führen, dass das System sicher deaktiviert wird, bis es weiterarbeiten kann. Mit drei Chips könnte Tesla Triple Modular Redundancy (TMR) einsetzen: Wenn ein Prozessor ein Objekt falsch interpretiert und die beiden anderen sich auf einen klaren Weg einigen, kann das System per „Abstimmung“ den Ausreißer ignorieren und reibungslos fortfahren.
Eine weitere Möglichkeit sind parallele Experimente. Zwei Chips könnten weiterhin den produktiven FSD-Stack mit Standard-Redundanz ausführen, während der dritte im Hintergrund einen neueren, experimentellen Build ausführt – oft als Shadow Mode bezeichnet –, sodass Tesla Software der nächsten Generation anhand realer Fahrdaten validieren kann, ohne zusätzliches Risiko einzugehen.
Eine Brücke zu AI5
Teslas FSD-Chip der nächsten Generation, AI5, soll Ende 2026 mit der Produktion beginnen, die Serienfertigung ist für 2027 geplant. Falls früher zusätzliche Rechenleistung benötigt wird, könnte Hardware 4.5 als Übergangslösung dienen und sicherstellen, dass Fahrzeuge, die vor dem Eintreffen von AI5 gebaut wurden, nicht eingeschränkt sind, während neuronale Netze an Größe und Komplexität zunehmen.
Teilen:
Tesla fügt Megapacks für seinen Supercomputer der nächsten Generation (Cortex 2) hinzu
Tesla startet fahrerlose Robotaxi-Fahrten in Austin